TIDEP0033، تصميم مرجعي لمُسَدِّس SPI مع تعويض تأخير مسار الإشارة
مميز :TIDEP0033، تصميم مرجعي لوحدة تحكم SPI الرئيسية مع تعويض تأخير مسار الإشارة. تمكن وحدة الوحدة الزمنية القابلة للبرمجة داخل نظام الاتصالات الصناعية (PRU-ICSS) العملاء من دعم التطبيقات التي تعتمد على الوقت الحقيقي دون الحاجة إلى استخدام وحدات FPGA أو CPLDs أو ASICs. يصف هذا التصميم من Texas Instruments تنفيذ بروتوكول SPI الرئيسية مع تعويض تأخير مسار الإشارة على PRU-ICSS. وهو يدعم بروتوكول الاتصال 32 بت لجهاز ADS8688 مع تردد ساعة SPI تصل إلى 16.7 ميغاهرتز
نوع النظام المُدمج :وحدة المعالجة المركزية
اسم العائلة :Sitara AM437x
المعالج الرئيسي :ARM Cortex-A9
التطبيق :وحدة مستشعر I/O ;الاتصالات الصناعية ;بوابة صناعية - راوتر ;وحدات التحكم المنطقية القابلة للبرمجة (PLCs) الصناعية ;المستشعرات
فريقنا الودود يحب أن يسمع منك! أو يمكنك إرسال بريد إلكتروني لنا على [email protected]!