TIDEP0033, Diseño de referencia con compensación de retardo en la ruta de señal para SPI Master
Característica :Diseño de referencia TIDEP0033: Maestro SPI con compensación de retardo en la ruta de señal. La unidad programable en tiempo real dentro del subsistema de comunicaciones industriales (PRU-ICSS) permite a los clientes admitir funciones críticas en tiempo real aplicaciones sin recurrir a FPGAs, CPLDs ni ASICs. Este diseño de TI describe la implementación del protocolo maestro SPI con compensación de retardo en la ruta de señal sobre PRU-ICSS. Admite el protocolo de comunicación de 32 bits del ADS8688 con una frecuencia de reloj SPI de hasta 16,7 MHz
Tipo de Sistema Embebido :MPU
Apellido :Sitara AM437x
Procesador principal :ARM Cortex-A9
aplicación :Módulo Sensor I/O ;Comunicaciones Industriales ;Puerta de enlace industrial - Router ;Controladores Lógicos Programables Industriales (PLCs) ;Sensores
¡Nuestro equipo amable se alegrará de escuchar de usted! o envíenos un correo electrónico a [email protected]!