TIDEP0033, Diseño de referencia con compensación de retardo en la ruta de señal para SPI Master
Característica :TIDEP0033, diseño de referencia con compensación de retardo en la ruta de señal del maestro SPI. La unidad de tiempo real programable dentro del subsistema de comunicación industrial (PRU-ICSS) permite a los clientes admitir aplicaciones críticas en tiempo real sin utilizar FPGAs, CPLDs o ASICs. Este diseño de TI describe la implementación del protocolo maestro SPI con compensación de retardo en la ruta de señal en PRU-ICSS. Admite el protocolo de comunicación de 32 bits de ADS8688 con una frecuencia de reloj SPI de hasta 16,7 MHz
Tipo de Sistema Embebido :MPU
Apellido :Sitara AM437x
Procesador principal :ARM Cortex-A9
aplicación :Módulo Sensor I/O ;Comunicaciones Industriales ;Puerta de enlace industrial - Router ;Controladores Lógicos Programables Industriales (PLCs) ;Sensores
¡Nuestro equipo amable se alegrará de escuchar de usted! o envíenos un correo electrónico a [email protected]!