TIDEP0033, Projeto de Referência com Compensação de Atraso na Trilha do Sinal do Mestre SPI
Recurso :TIDEP0033, Projeto de Referência para Mestre SPI com Compensação de Atraso no Caminho do Sinal. A unidade programável em tempo real no Subsistema de Comunicação Industrial (PRU-ICSS) permite que os clientes suportem aplicações críticas em tempo real aplicações sem utilizar FPGAs, CPLDs ou ASICs. Este projeto da TI descreve a implementação do protocolo mestre SPI com compensação de atraso no caminho do sinal no PRU-ICSS. Ele suporta o protocolo de comunicação de 32 bits do ADS8688 com uma frequência de clock SPI de até 16,7 MHz
Tipo do Sistema Embarcado :MPU
Nome de família :Sitara AM437x
Processador principal :ARM Cortex-A9
aplicação :Módulo de Sensor de I/O ;Comunicações Industriais ;Gateway Industrial - Roteador ;Controladores Lógicos Programáveis (CLPs) Industriais ;Sensores
A nossa amiga equipa adoraria ouvir de si! ou envie-nos um email para [email protected]!